### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-204194

(43) Date of publication of application: 09.08.1996

(51)Int.CI.

H01L 29/78 H01L 21/316

(21)Application number: 07-229650

(71)Applicant: SILICONIX INC

(22)Date of filing:

14.08.1995

(72)Inventor: HSHIEH FWU-IUAN

CHANG MIKE F HO YUEH-SE OWYANG KING

(30)Priority

Priority number: 94 290323

Priority date: 15.08.1994

Priority country: US

(54) TRENCHED DMOS TRANSISTOR WHICH IS MANUFACTURED BY A COMPARATIVELY SMALL NUMBER OF MASKING PROCESSES AND HAS A THICK OXIDE LAYER IN A TERMINAL REGION, AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DMOS transistor which is manufactured by a comparatively small number of masking processes and has improved process controllability and yield voltage stability, and its manufacturing method.

SOLUTION: A trench type DMOS transistor is formed by using seven masking processes. Deep body regions 106, 108 of a P+ type are defined by one out of the processes. The active region of a transistor in which a mask is formed is formed by an LOCOS process. By the other masking process, an insulating oxide layer 118 of a terminal region 116 which layer is thicker than the active region of the transistor is defined. Thereby the contamination of a substrate in the manufacture process is reduced, and process controllability can be improved. Further by the thick field oxide layer 118 of the terminal region, the electric field distribution is improved, and the electron avalanche yield voltage can be more stably expected.

BEST AVAILABLE COPY



#### **LEGAL STATUS**

[Date of request for examination]

12.11.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

(19)日本国特許庁(ブア)

02 公開特許公報(A)

(11)特許出顧公開番号

特朗平8-204194


(49)公開日 平成8年(1996)8月9日

(61) Int.C1.* HO 1 L 29/78 21/316	<b>数可配</b> 身 广内的	E等分 P1 世界表示智师
		H01L 28/-78 30L V 21/94 A 30L V 28/-78 30.1 G
ebu kata	BET7-2360	等を始え、米替永 階級別の数 5 FD (全 6 円) ((71) 出版人 第1077450
22) Hand	平成7年(1985) 8月14日	シリニックス・ポンコーポレイテッド SILICONIX INCORPORA TRD
(31) 優先権主政会号 (32) 優先日 (32) 優先報主義国	orania directo di nall'i intra dicenta di la confessiona di la companiona di contra di la contra di la contra di	アメリカ合衆国カリフォルニア州95054・ サンタクララ・ローレルウッドロード
		「72)発明者。フゥーイユァン・シイエ アメリカ合衆国カリフネルニア州95070。 サラトガ・セビラレイン 20708
		(行心代替人・弁教士・夫族・職一・の)(名)

(64) 「発明の各本」 「比較的少ない後のマスキング工程で製造され、非過敏域に呼い機化層を有するドレンチ型DMO 3 トランジスタとその配置力法

(57) [賽的] (修正有)

【課題】 比較的少なし後のマスキング工程で認為される。プロセス制和性及び降伏単正の安定性を改善した D MOSトランシスタと、その認識方法を提供する。【解決手段】 トレンチ型のMOSトランシスタをフつのマスキング工程を用して製造するが、その工程の1つで、P+型の深い本体領域10日に10日が画定されたトランジスタのアクライブ領域が形成される。別のマスキング工程により、トランジスタのアクライブ領域が形成される。別のマスキング工程により、トランジスタのアクティブ領域が形成される。別のマスキング工程により、トランジスタのアクティブ領域が形成される。別のマスキング工程により、トランジスタのアクティブ領域よりも厚い末端領域11日の経緯酸化度11日の経緯酸化度で11日の通過である。更に末端領域の厚いフィールに設合11日によって電界分布が改善され、電子なども降低を開います。



#### 【特許請求の範囲】

【語ず項1】 主要な表面領域を有し第1等電型である。 る半導体を収を用金する過程と、

前記主義な表面領域上にパターンをなずマスク層を形成 する過程と、

対記マスク層によって輸出された対記基版の一部に於い、 で第2塔電型の半導体領域にドーピングを施して、ドラ ジジスタの深い本体領域を形成する過程と

前記マスク層によって露出された前記主要な美面領域の 一部分であって、前記トランジスタの末端領域部分を含 も、該領域上に酸化層を減量させる過程と、

前記基板上に複数の溝を形成する過程と

が記事の内部及び付記録化層の少なくとも一部の上に電 気伝学が科の層を形成する過程であって、前記簿の内部 の前記電気伝学材料の層の部分がトラシシスタのケード となる、該通復と、

前記金仮上に前記名と等重型のドービングを避された第 1 傾向を、前記主要な平面のマスクされていない部分が ら前記金板に至るまで延在する形で形成する過程と、

付記参阪上に対記第15年型のトービングを加された第 2 領句を、対記主要な平面のマスグされていない部分から前記参切に至るまで延在する形で形成する過程であっ て、前記第1及び第2のトービングを加された領域がそれを刊記となっ れまれれ記トランジスタの本体部分及びソース領域となる。 8 該通復と、

材記主要な表面及び前記電気伝導材料層の土層をなす。 パターツを形成した絶縁体層を形成する過程と

が記主要な表面の上層をなし、前記パターンを形成する 路線層の上に登けられた。前記深い本体部分、本体、及 びソース領域、及び前記ケート電優と接続するパターン をなす相互の接続層を形成する過程とを有することを持 数とする電界効果トランジスタの製造方法。

【語求項2】 対記電気伝導体的の層を形成する過程 心に対記トランジスタの対記未結類短上の対記電気伝導 材料層の部分を形成する過程と

就記末端領域の電気伝導材料層の部分と、前記第2導電型のドーピングを成された半導体領域の少なくとも11分と存電式的に接続をなず過程とを有することを特徴とする話求項11に記載の方法。

【請求項3】 主要な表面領域を有し第一英典型である平均体をある用金する過程と

対記主要な表面領域上にバターンをグラマスク層を形成 する過程と共享。対し、記述

が記すスクタによって露出されたが記載時の一部にかいて第2年电型の半球体領域にドービングを捕していてう ンツスタの深い本体領域を形成する過程と

时記パターンをなすマスク層で露出された前記主要なま。 田部分の下層をなす前記巻振の部分の上の。前記ドラン・ シスタの○ 第2字电型のドーセングを施された深い本体 領域を形成する過程と 計記主要な表面の計記パターンをなすマスク層で露出された部分であって、対記トランジスタの末端領域を含む部分上に局部的に酸化度を成長させる過程と、

対記パダーンをなすマスク層を除去して、対記主要な表 面部分の残りの部分を露出する過程と、

付記主要な表面領域の付記録出された残りの部分の下層を女す付記基版の部分に於いて、ドーピングをなされた本体領域。ドーピングを施されたソース領域。及び付記・ドラングスタのサード領域を形成する過程とを有することを特徴とする発展が関トラングスタの製造方法。

【請求項4】 第1英電型を有し、主要な表面領域を 有する半路体基板と

第2時間型を有する際でられて設けられた複数のドービングをなされた半期体領域であって、前記主要な表面領域から対配を振り内部に至るまで延在し、対記ドラシジスタの深い本体領域である。数半路体領域と

対記主要な表面傾向から対記基板の内部まで延在し、電 気伝学材料によって満たされた複数の清と。

少なぐとも建つかの海と路接式る前記主要な裏面積極から前記基板の内部にまで延在し、それぞれ前記トランジスタのジース積極及び本株積極を従ず前記第1及び第2 塩塩型のドービングを描された積極と、

対記ドランジスタの末端視点を含む対記主要な表面視点 の部分の上に形成されたフィールド酸化層とを有するこ とを特象とする強男効果トランジスタ。

【財政項5】 対記末協議項に於いて前記フィールド 酸化層の上層をなり、前記第2の電気伝導率のタイプの トービングされた平等体領域の少なくとも、「つに電気的 接続を父された電気伝導層をさらに有することを特数と する請求項4】記載のドランジスタ。 ((発明の詳細な説明)

roool

【発明の属する技術分野】本発明は、例えば?つのマス まっり工程のような、比較的少ない工程で製造される。 旧長し講『Crrend》と強い拡散領域を有し、厚し誘動体 層を未端領域に形成したドレンチ型DMO:Sドランジス などその製造方法に関する。

[0002]

【選来の政府】 D.MOSドランジスタはMOSFETの 1つの形式として知られ。ドランジスタ傾向の形成に拡 、歌が用いられ、真型的な応用分野にパワードランジスタ としての使用が止びられる。このようなデバイスは、自 、動車の電気系統、電信。電源制御装置といった偏広い応 用物圏を有する。

【0003】何年にも亘って、パワーMOSEにて装置の配置のためにさまざまな異なった工程が用いられてきたが、深い拡散工程は一般的に使用されるものである。 基切に接を有するトランジスタがよく知られているが、 この漢は違い酸化剤に形成されたもので、そこに電気伝 等性ポリシリコンを満たすことによってトランジスタゲ

### ート報告体を形成する。

【0004】従来技術に於いては、トレンチ型のMos トランジスタはその製造工程において、さまざまなトラ ンジスタ領域、即ちアクティブトランジスタ領域が形成 されたタブ、トランジスタの本体部分、トランジスタの ツース領域、それぞれが分離拡散領域となる本体接合領 年、フィールドフレート及びフィールドリングのような 末端復造体などを画定するために、比較的多くの(例え はらかずの) マスキング工程を必要とするという欠点を 有する。 追加的なマスキング工程によって、 トランジス タの酸化層及びポリシリコン部分が形成される。各追加 的なマスキング工程ではマスクの型合をとる必要がある が、これは歩音まりを低調させる整合エラーが発生する 可能性があるということでもある。更に、温度変化のサ イクルを含む数条くの工程によって注入されたイオンの 一部が必要以上に拡散してしまう傾向があり、これによ っていろいろな拡散領域の傾向きの広がり及び/若しく は深さが変えられてしまうことになる。

【0005】はって、比較的水ないマスキング工程からなるトランジスタ製造工程が必要とされている。 【0005】また、本発明において参照すべき。1950 4年5月31日に付与されたSzecHon Kwanidを発明者と する「Trenched DMOS Translator Fabrication Using S 1を Masks」という表題の米国特許第号。316、1959 号におけるトランジスタの製造工程によれば、そのトランジスタの根追が、そのアグディブ(ケード)領域に於 ける始化(到電体)程の厚みと末端部分の厚みとが同じ ものとなる。この発明のドランジスタにがいてもデバッ ンペーション(不活性)程及び浮声が、トからの充電効 果によって降伏電圧の不安定性が生するという欠点が、 よくらがみられる。

【発明が解決しようとする課題】従って、本発明の目的は、比較的少ない後のマスキング工程で製造される。プロセス制御性及び降伏電圧の安定性を改善したトラッジスタと、その製造方法を提供することである。

[0007]

に課題を解決するための手段』本発明に基づくにレンチ型 DMOSトランジスタは、比較的性にトランジスタタクティブ積極を有するようなその実施例の小っに呼いては、比較的細長くほい沸を有する、呼いフィールト酸化 居を組長させる対に、トランジスタの未端積極の登場の主要な表面を露出させる形の追加的なマスキング工程を実施することによって、フィールド酸化動機体層が未端積極に形成されるが、これはトランジスタのアグティブ、部分に取けるゲード酸化層よりも比較的厚い物である。未端額域に厚いフィールド酸化層を設けることによって電界分布が改善され、電子なたれ酸伏は末端領域よりもセル、(アクティブ) 領域にかいて発生しやすくなるの電に、個大電圧の学動はより安定し、子想しやすい物とな

る。更にこの早い最化層によって、プロセス制御性も改善される。また、末端領域の厚い酸化層によって、下層をなす萎板が、上層が6のドーパンド若しくはイオンにより汚染されるのも助止することができ、また、末端領域に取ける漏れ電流の問題も低減することができる。
【OOO 9】。実施例の1つに配いては、末端領域に配ける厚いブイールド酸化層に加えて、フィールドブレード(fleid plate)も数けられるが、これはドランジスタ)アクティブ領域のソース領域への金属配数によって、ガードリング(guard ring)との電気的接続をなされてい

#### (00101

75.

「発明の実施の形態」本発明の理解のため、以下の米国特許及び米国特許出願を参照されたし、第1に参照すべきは、Hanza Yilmaz他によう。Low の Hesistance Power, MS Ecohnology」という表題の米国特許第5。304、831号であって、これは5つのマスキング工程を、用いたDMOSドランジスタの製造方法に関するものである。(第2に参照すべきは、Izak bencuyaによる「Fiel B Effect fransister Having Edge Termination Utilizing Trench Technology」という表題の1、993年7月23日に出版された米国特許出版第07メタ18、8966号である。

【00311】以下: 本発明に基づくがつのマスキンク工 保を有する製造工程について説明する。但は、以下の説 明で参照されるべき図面に示されたでつのマスキング工 程は、図面に示されたものに限られるものでなく。本発 明に基づく他のさまざまなマスキング工程からなる製造 工程が実現可能であることは理解されよう。

【ののは2】図1に対いて、本発明に基づくN- チャネ ル工程は、従来と同じが・ドービングをなされたシリゴ 少華版《国示社力》上に形成された。例えばり、20元 2: (On - omの)Shi車を有するN-ドーピングをなき れたエピタキシャル層 1:0 0を使用しており、この層) □○は何えばつ。○□○↑~○↑□□□○○でmの抵抗率 を有じ、5~1:5 μ mの厚みを持つ物でも良しい。 、基版の厚みは約 5.0 Quimである。二酸化シリコシ の念い思いりとはエピタキシャル思いりのの主要な表面 上に於いて300~500人の厚み」、私成長させられ、 きの上に 100~20.00人の厚みを有する会化シリコ ンのマスク層104か形成される。マスク層1904は、 従来のようにバターンに形成されエッチングされる。 そ の後、室化明兼プロセスを用いるごとによって、若しく は30~50KaVのエネルギーで2Xn0i≫インx゙1 O16/om2トーズの研索をマスク層104を通して注 入することによって効果が付着させられ、P+型の深い。 本体領域(0.6、1.08を形成するが、これは約2~3 υ mの深さを甘じ、主要な領域に於ける過度が・1×10 16~2×1-019/6m3であって、P+型フィールドリ ング (末端構造体) 110、112、114に似たもの

#### である.

【ログ 13】 次に図名に於いて、マスク層 10 4による。末端領域 1 1 6 でパターンをなず追加的なマスクが形成され、そこでは違いが一ト酸化層 1 0 2 が比較的な出された形となっている。この追加的なマスキング工程は、対記の米国特許第5、3 1 5、9 5 0 号に於いて開示された方法を改善するものである。

【○○14】図コに示す3000~8000本の厚みを有するシリコウの局部配化層(LOCOS層)118 が、変化マスク層104を除去してアクティブトランジスタセル及び装置の末端部分を画定した後、厚いフィール下酸化層に成長させるべく設けられる。(図1から図11に吹いて装置の末端領域とは図の右側の領域を指し、ドランジスなの中心的なアクティブセル部分とは図の左側部分を指す。また、工程は服略図によって示されており、図面は一定の尺度には従っていない。(2

【 00115】回るに於いて示すように、厚いラギニルド ・ 風化度・118以末端損気1116上に延在している。

【00161 次に図4に於いて、LPO(低温酸化) 第 2マスク層 「図示せず)」は従来のようにメターンをなす 形で設けられ、 演1:20 122 124 126はそ れぞれ深さ15-3 um: 個1-2 umのサイスにし 非等方反応性イオンによるドライエッチングによって形成される。 演120 122 126は フィールドリングを 議技する権法体から分離する役割を果たず、 演の登及び角部分を参方性のプラスマによる「円孔(round to le)」 エッチングによって得らかに ほかっ 物性となる 酸化母を成長させてどのほその放化層を除金した後、グート放化層130は 位来のように適120~126の側盤部に於いて100~1000人の厚みに成長させられる。

【00 17】太に図5に於いて、少女くともも消の大き さと同じ厚み及び幅を有するボリシリコン層1 32を設 けることによっても消をプレナーにする。(この比較的厚 いポリシリコン屋 1/3 2は部分的に(マスクなしで)ド ライエッチンダされ、ロージャかの耳みにざれる。フメ トレジストマスク (図示せず) により主義な表面の領地 を保護することによって、基盤の裏面のポリシリコン層 及び酸化層は化学的ウエットエッチングによって除去さ れる、残ったポリシリコンパ32は次にドーピングをか されて、 導電率が20/面積より小さいものにされる。 大にポリシリコン 13 2によるマスク層の形成とご第2 ポリシリコンの Tテフレッカブル (defreckable) ゴエ ッチングが行われ。次の工程のための数を設けた図ざめ ような特遣が形成される。 LO CO S酸化工程を用いて 陸化工程に助ける高さを成くすることによって、従来技 帝のポリストリンガー (boly stringer) の四類は起こ 5 4 C 4 3.

[0018] 図5に示すように、被覆囲業のアーイオン

を本体へ的らりにもくのエネルギーでダメイの13~5× イロ13/5・m2ドース注入し、血数させて、表面造成が 最終的にわらく、1.017/5・m3となるようにすることに よって、本体福気 1.84、1.86、1.88が形成され る

【0019】: 次に接種 N + 世界 フースを50~1/20 K e Vのエネルギニで、1×10/15~1×10/16/26/22 F - ス注火し、拡散させて、最終的な表面速度を5/2/10/18/0 m3として。図7のようにN +型ソース領域 (140) 1/1/26/形成する。N +型ソース領域 (140) 1/1/20 アンはは (140) 1/1/20 アンはは (140) 1/1/20 アンはは (140) 1/1/20 アンはは (140) 1/1/20 アンとは (140) 1/1/20 アンとに (

【0020】 老して、図8に示すように、量光研理能力ラス(88.50)、14.6の層を、従来のように構造体を体の上に約1、350mの厚みで設ける。次に 図9のように、89.50をは、102.2をなす形でマスクされて、トランジスタ構造体に電極接触関ロ部)50、152、154、156が設けられる。また、89.50層146の末端傾向に設けられた関ロ部)5.8はこれに関ロ的にで形成される。そして89.50層146位は、従来のようにその角の部分を得らかにするべくリフロー(reflow)される。

【〇〇 24】 次に、図10のように、金属を150 (例, えばアルミニウム若してはアルミニウム+1%のシリコン) が、マバシタリング:(sputter)np。の後、従来のパターンをなすマスク層を用いたエラチシグのような手段を用いることによって、構造体全体の上に形成されるこ【〇〇 22】次に、図1/4のように、PSGまだはプラスマ室に層のような不活性化層162がマスキングによって形成され、ケード及びソニス積極の接続をなず結合パッド間口部、(図示せのこがその層を質過する形で設けられる。

「OO23」前記の米国特許第5、3.15 950号に開示された構造とは対照的に一定には、厚いフィールド酸化層119が、図11の右側の末端領域の協部に至らまで延在し、上記のような利益をもたらしている。またことではドチドーピンクを成された傾向1114が上層を以す金属接合部1608によって表現されている。最終的な末端領域の構造は、接合部1608によってポリシリコンプレード(3.2.bとの電気的接近をなされ、ドランジスタン「ス積減との接続も、なされたドチガードリング1114となる。

【CO24】ボリッリコンフィールドフレート 1:3/2.6 によって、末端領域に於けるP+2 N接合部の近傍に吹い ける電界分布を良い形のものとすることによって、末端 領域の降伏電圧が改善される。

【0025】後述するように、図1か6図10に示すが 発明の製造工程の実施例の1つに於いては、7つのマス・ キング工程が利用される・この7つのマスキング工程と は以下ようなものである。

【0026】(1) 図1のように見つり2に設けられた

閉口部を通してP・領域がドービングされる。 本体部分 の深いアナマスキング工程。

[0027] (2) マスク層104に追加的な関ロ部が 設けられて、図2のように末端領域 1 16上にLOCO S酸化層 1 1.8 が成長させられる。末端領域でのパター ンをなす形のマスキング工程。

[0028] (3) フォドレジスト層によってパターン を形成し、図4のように溝120~125を画定する溝 のマスキング工程

[0029] (4) フォトレジスト層を防護のために利 用して、図5に示すようにポリシリコン層 132の部分 を画定するポリシリコンマスキング工程。

[0030] (5) BRSG層1/460-部を除去し て、図9のようにPキ型領域との接続部分及び第124 に取けるドーピングされたポリシリコンとの接合部分を 形成する、接合閉口部マスキング工程。

【0031】(6)金属層150の一部を除去して 釜 属ソース電価150m。金属ゲート突起部分1.50b3 及びガードリング接合部 1500を図10のように設け る金属マスキング工程。

[0032] (7) 不活性化層 152の一部を除去して ゲート自合バッド及びソース信合バッドを寄出する。従 来のようなパットマスキング工程。

【0033】上記の工程は、図示したように以こチャネ ルバーチカルDMOSトランシスタ装置の設造方法であ ることは理解されよう。 ほうな半導体領域のドービング の型を反対にすることによって、Pーチャネルバーチガ ルDMOSドランシスタ構造も形成することが出来る。 [10.0.34] 図げつの構造を参照すると、フィールドリ ング1 12: 114は存録ま126によって時でられ、 フィールドリングの互いに近接し且っ場てられた形で配 置され。チップの表面領域が保存されることになる。 済 1.25はドービシグされたポリシリコシによって強たさ れる。溝 1:2:4もポリシリコッドよって滑たされ、ケ ト空起電極に電気的に接続されており、ゲート突起電極 は、個100万レーシの外の部分に対してのでは国外は 188を達だすに一ビッグされたポリシリコシに接続さ カでいる。ドレイシ電塩は従来のように基盤の表面(図 示せず) 上に形成される。

【ロロコミ】浦122のすぐ右隣にある領域はアクティ

(E 1)



ブ(ソースもしくは本体)領域を持たず、末端部分に関 接したダミーセルとして設けられているが、このダミー セルは実施例によっては無くでもよい。また、上記の工 程は、上記とは異なる。末端領域を有するトランジスタ に適用することも出来る。

【0036】本発明の、上記の、或いは図面に示した実 施建様は、これに限られるものでなど、明細書の内容及 び特許請求の範囲を逸睨することなく様々な改変をなし 得ることは当業者には容易に理解されよう。

[0037]

【発明の効果】従って、本発明に従えば、比較的少ない 数のマスキング工程で製造される。プロセス制御性及び **降伏電圧の安定性を改善したドランジスタと、その制造** 方法を提供することができる.

【図面の簡単な説明】

[図1] <del>~</del>

【図197】本発明に基づくドランジスタを形成する名工 得シーケンスの断面包である。

【符号の説明】

100、エピダキシャル層

102~ゲート酸化剤

1:04/ マスク用・

105、108 本体領域。

110 1126714 7744179

1 1 6、末端領域。

118 Locos根 (フィールド酸化層)

120:122,124,126\#

1-30 ゲート放化層

1/32。ポリシリコン層

1.00mg オリシリコッフィールドフレード

1/8/41, 1/1/86 (人) 1/3/8 (法体领域)

140.142 NJ型义。 对侧

1,46 8 PS G (蛍光硼珪酸かうス) 層

158 開口部


160:金属层。

1.60名 金属ソース電攝》

1.60 6 金属ケート突起部分 1.60 c ガードリング統合部

1.62。不法性化局





フロントペーツのほき

(72)発明者・マイク・エフ・チャンク アメリカ合衆国カリフォルニアJH95014・ クーベルティーン・サカススレイニーアベ

Zi- 10343

(72)発明者、ユエーシー・ホー アメリカ合衆国カリフォルニア州94086・ サニーベイル・アイリスアベニュー・ 735 \*オウヤシグ・キング アメリカ合衆国カリフォルニア州94026・